cadence中文破解版是一款功能非常強(qiáng)大的EDA設(shè)計(jì)軟件。cadence17.2版本采用了全新的特性，為了提高為了提高Cadence Allegro及OrCAD 17.0的仿真性能，暫時(shí)只支持64為操作系統(tǒng)。cadence還采用全新的數(shù)據(jù)儲(chǔ)存方式，給用戶全新的使用體驗(yàn)。
同時(shí)，由于Cadence 17采用了新的數(shù)據(jù)存儲(chǔ)方式，這也使其不再兼容以往的版本，即其設(shè)計(jì)的文件不能降級(jí)，同時(shí)還帶來(lái)了新的padstack創(chuàng)建方式，這些新的變化使得全球很多老用戶覺(jué)得暫時(shí)還無(wú)法適應(yīng)，但對(duì)于仿真規(guī)則驅(qū)動(dòng)的PCB設(shè)計(jì)流程來(lái)說(shuō)，用戶體驗(yàn)提升還是很大的。
一、Cadence SPB 17.2-2016升級(jí)所帶來(lái)的新功能介紹如下：
1、文件版本不可以降級(jí)
即Cadence 17.2-2016 可以打開(kāi)16.x版本的設(shè)計(jì)文件，但是Cadence 17.2-2016保存的文件無(wú)法再降級(jí)到16.x版本下，因此建議務(wù)必做備份。
2、Cadence Download Manager
使用CadenceDownload Manager可以自動(dòng)獲取軟件更新，并可以進(jìn)行自動(dòng)下載、安裝；用戶還可以通過(guò)該工具自定義更新計(jì)劃；
3、Cadence OrCAD、Allegro 產(chǎn)品的相關(guān)程序的安裝目錄結(jié)構(gòu)變更：
·Cadence OrCAD、Allegro 17.2-2016 的相關(guān)應(yīng)用程序安裝路徑調(diào)整至安裝路徑中的/tools/bin下。因此環(huán)境變量PATH中將可不需定義 pcb/bin 及 fet/bin 的路徑。而執(zhí)行
·Cadence OrCAD、Allegro 17.2-2016 相關(guān)應(yīng)用程序亦可不需設(shè)定 17.2-2016 的相關(guān)路徑于環(huán)境變量中。
·Cadence SPB Switch Release 17.2-2016 版本切換工具已更新,其可辨別不同版本間的應(yīng)用程序路徑,用以自動(dòng)更新應(yīng)用程序與檔案連結(jié)性關(guān)系。
·若您使用cmd控制臺(tái)或批處理程序(batch file),請(qǐng)將您原批處理程序加入 17.2-2016 安裝路徑中的/tools/bin 文件夾路 徑下的 allegro_cmd.bat。
·OrCAD Products 支援 TCL 8.6 64 位版本
4、開(kāi)始菜單
安裝好軟件之后,在 Windows 的開(kāi)始菜單里,Cadence 產(chǎn)品根據(jù)不同類別進(jìn)行了調(diào)整,更方便管理和查找啟動(dòng)。老wu試了一下，貌似在win7分組功能可以，但是win10下分組無(wú)效，反而更糟糕。
二、OrCAD Capture 17.2-2016的新功能
1、設(shè)計(jì)差異比對(duì)
當(dāng)兩份電路圖有所差異時(shí),透過(guò) Capture Compare Design 功能可以選擇對(duì)電路圖資料夾或是電路圖圖紙頁(yè)面做差異比對(duì),比對(duì)結(jié)果可查看電路圖邏輯或是圖形的差異。
在 Capture 命列選單中,選擇 Tools >> Compare Designs 功能選單來(lái)進(jìn)行電路圖的差異比對(duì)。
2、高級(jí)零件標(biāo)號(hào)編排功能（Advanced Annotation）
在Capture 中新增了高級(jí)零件標(biāo)號(hào)編排的功能,在這個(gè)功能中,你可以針對(duì)不同電路圖圖紙頁(yè)面設(shè)定不同的零件序號(hào)起始值,同時(shí)也可以針對(duì)同一頁(yè)電路圖圖紙不同零件設(shè)定不同的起始序號(hào)。
3、新增個(gè)人工作環(huán)境設(shè)定
OrCAD Capture現(xiàn)在對(duì)使用者環(huán)境設(shè)定,有更加高級(jí)的設(shè)定界面,使用功能選單中的 Option >> Preference >> More Preference 進(jìn)入設(shè)定界面。在新的 Extended Preferences Setup 中,可以針對(duì)以下環(huán)境做高級(jí)設(shè)定:
·命令窗口（Command Shell）
·設(shè)計(jì)及零件庫(kù)(Design and Libraries)
·設(shè)計(jì)緩存(Design Cache)
·設(shè)計(jì)規(guī)則檢查(DRC)
·OrCAD Capture CIS (CIS)
·網(wǎng)絡(luò)群組(NetGroup)
·網(wǎng)表(NetList)
·電路圖(Schematic)
4、范例設(shè)計(jì)瀏覽
在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個(gè)以上的范例檔案讓使用者可以快速了解及學(xué)習(xí) OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設(shè)計(jì)流程的設(shè)計(jì)。在 OrCAD Capture 17.2-2016 中,可以簡(jiǎn)單地透過(guò) File – Open – Demo Design 的功能選單開(kāi)啟內(nèi)建范例檔案。
5、檔案格式的輸出與輸入
OrCAD Capture 使用File –> Export –> Design XML 或 Library XML 指令以及File –> Import –> Design XML 或Library XML 指令,可以透過(guò)<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd 程式將電路圖、零件庫(kù)輸出為XML 格式,以及將XML 格式重新載入成為標(biāo)準(zhǔn)電路圖、零件庫(kù)。
6、Intel Schematic Export Format (ISCF)格式輸出
OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對(duì)電路圖零件、管腳屬性與接地信號(hào)輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過(guò)用戶界面設(shè)定零件或零件管腳屬性的輸出,輸出后這些設(shè)定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設(shè)定。
7、PDF輸出
從OrCAD Capture 17.2-2016 版本后,若你的電腦有安裝ghostscript 32 bit、ghostscript 64 bit、 Adobe Acrobat Distiller…等程序,可以使用File –> Export –> PDF 的功能命令將電路圖直接導(dǎo)出為PDF文檔。導(dǎo)出內(nèi)容包含:
·OrCAD Capture 設(shè)計(jì)
·顯示設(shè)計(jì)層級(jí)架構(gòu)
·顯示零件序號(hào)列表
·顯示網(wǎng)絡(luò)及與其連接的零件腳位
·可跳轉(zhuǎn)至層級(jí)式方塊內(nèi)的設(shè)計(jì)
·點(diǎn)選元件可顯示元件屬性
·導(dǎo)覽顯示 off-page connector 的連結(jié)
8、OrCAD Capture 設(shè)計(jì)元件
此元件屬性 PDF 文檔支持與 OrCAD Capture PDF 文檔的 cross-probing 功能。
9、新增 OrCAD PSpice 仿真模型于 Capture –> PSpice 設(shè)計(jì)流程
OrCAD Capture 對(duì)于 Capture -> PSpice 設(shè)計(jì)流程,新增 OrCAD PSpice 仿真模型,如下表。
10、其他項(xiàng)目的新增功能
針對(duì)電路圖 Intersheet Reference 功能,增加對(duì) X 軸向可偏移的設(shè)定,可設(shè)定負(fù)數(shù)值做偏移位置設(shè)定。
三、OrCAD Capture CIS 17.2-2016 新功能
1、水晶報(bào)表 (Crystal Report)
OrCAD Capture CIS 17.2-2016 版本預(yù)設(shè)針對(duì) ODBC 連接數(shù)據(jù)庫(kù)與水晶報(bào)表(Crystal Report)的連接方式改為使用 SQLite 連接到數(shù)據(jù)庫(kù)中。
連接信息如下:
DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000; NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;
四、OrCad PSpice 17.2-2016 新功能
1、PSpice DMI (Device Modeling Interface)Template Code 產(chǎn)生器
于 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling Interface)Template Code 產(chǎn)生器產(chǎn)出 PSpice 連接碼(Adaptor code)。 PSpice 連接碼啟動(dòng) PSpice 仿真時(shí)使用 PSpice DMI DLL 文檔。將模擬/數(shù)字的 C/C++及 SystemC 模型(Model)的模型碼(Model Code)加入 PSpice 連接碼中并使用 Microsoft Visual Studio Express 2013 建立 PSpice DMI DLL 庫(kù)。當(dāng) Spice DMI DLL 庫(kù)產(chǎn)生后,將其對(duì)應(yīng)的 PSpice 模型(.lib)使用 PSpice 模型編輯器快速建立 OrCAD Capture 元件,便可運(yùn)用此 PSpice 模型于 PSpice 設(shè)計(jì)仿真流程中。
PSpice DMI Template Code 產(chǎn)生器提供以下元件類型:
●模擬基礎(chǔ)元件：
·通用零件(Generic device)
·電壓控制電壓源(Voltage-Controlled Voltage Source)
·相依電壓源(Function-Dependent Voltage Source)
·電壓控制電流源(Voltage-Controlled Current Source)
·相依電流源(Function-Dependent Current Source)
·兩端點(diǎn)零件(Generic Two-Node Device)
·三端點(diǎn)零件(Generic Three-Node Device)
·數(shù)字 C/C++基礎(chǔ)零件
·SystemC 基礎(chǔ)零件
·Verilog-A 基礎(chǔ)零件
2、新增行為仿真模型的延遲(Delay)功能
DelayT()及 DelayT1()功能簡(jiǎn)化傳統(tǒng)上使用的延遲功能,例如,TLINE 及 Laplace 函數(shù),其減少在收斂上的問(wèn)題,并比傳統(tǒng)功能信號(hào)(電壓或電流)有更快的計(jì)算。
–DelayT() 功能的語(yǔ)法為 delayt(v(x),, ) 例:E2 out 0 value {delayt(V(x),5m, 10m)}
–DelayT1()功能的語(yǔ)法為 delayt1(v(x),) 例:E2 out 0 value {delayt1(V(x),5m)}
3、OPTIONS 指令的 Flag 選項(xiàng)新增 SKIPTOPO
當(dāng) Flag 選項(xiàng)設(shè)定 SKIP TOPO = 1 時(shí),則 OrCAD Capture 將跳過(guò)拓?fù)錂z查(topology checks)。
例:.options SKIPTOPO = 1
支持使用負(fù)值于遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中
五、OrCAD PCB Designer 17.2-2016 新功能
1、全新 Padstack 編輯器界面
新的 Padstack Editor 界面,簡(jiǎn)化了設(shè)定各種不同 Padstack 的不必要的步驟,使用者只需要在 Start 頁(yè)面選擇要建立的種類與幾何形狀之后,就能在其他頁(yè)面進(jìn)行相關(guān)細(xì)節(jié)的設(shè)定。
2、動(dòng)態(tài)銅支持分層定義
對(duì)于動(dòng)態(tài)銅的 Pin/Via 連接及隔離設(shè)定,在新的版本中能夠分層來(lái)做特別的定義。
3、以下的設(shè)置也支持分層設(shè)定：
Dyn_clearance_oversize_array
Dyn_clearance_type
Dyn_fixed_therm_width_array
Dyn_max_thermal_conns
Dyn_min_thermal_conns
Dyn_oversize_therm_width_array
Dyn_thermal_best_fit
Dyn_thermal_con_type
4、全新的層疊結(jié)構(gòu)界面
重新設(shè)計(jì)的疊構(gòu)編輯設(shè)定,充分運(yùn)用表格式的方法來(lái)進(jìn)行相關(guān)設(shè)定,其創(chuàng)意來(lái)自于 Constraint Manager 的格式,藉由一致性的表格來(lái)讓使用者操作上更為易用。
新的界面整合了 Unused Pad Suppression 與 Embedded Component 設(shè)定還有支持了非電氣層的部 ,如:Solder mask, Paste, Coverlay…等;另外對(duì)于 Material 的字符長(zhǎng)度也擴(kuò)展到 250 個(gè)字符。
5、支持軟硬結(jié)合板的多重疊構(gòu)設(shè)計(jì)
對(duì)應(yīng)多重疊構(gòu)的軟硬結(jié)合板設(shè)計(jì),可透過(guò) Cross Section Editor 設(shè)定。
6、軟硬板的區(qū)域范圍管理
·新增實(shí)體區(qū)域來(lái)分別定義軟板或硬板的區(qū)域范圍。
·新增 Classes 及 Subclass 類型
·加入軟硬結(jié)合板及表面處理的 Class。
7、新增 Design Outline 及CUTOUTS subclasses
對(duì)于 Board Geometry 新加入了Design Outline及CUTOUTS的subclass供日后更寬廣的應(yīng)用。
8、動(dòng)態(tài)區(qū)域擺放
對(duì)于不同疊構(gòu)層面的軟硬結(jié)合板,在擺放零件時(shí)能夠依照所屬的區(qū)域?qū)⒘慵[放到正確的層面上
9、新增動(dòng)態(tài)網(wǎng)狀銅
動(dòng)態(tài)銅現(xiàn)在能直接鋪設(shè)網(wǎng)狀銅。
10、軟件結(jié)合板的Inter Layer Checks
軟硬結(jié)合板設(shè)計(jì)因分別擁有不同的mask 及表面涂層,并且對(duì)于軟板部分還會(huì)有彎折的區(qū)域,所以要能夠確實(shí)做到相對(duì)的檢查以避免設(shè)計(jì)因生產(chǎn)組裝時(shí)發(fā)生錯(cuò)誤,就能透過(guò)Inter Layer Checks 設(shè)定相關(guān)檢查條件。
·彎折區(qū)域?qū)τ?Pin, Via 的檢查
·覆蓋范圍檢查
·軟硬結(jié)合板的生產(chǎn)資料
·Cross section chart支持多重疊構(gòu)的表格
11、動(dòng)態(tài)淚滴鋪銅設(shè)置
動(dòng)態(tài)補(bǔ)淚滴補(bǔ)銅現(xiàn)在可對(duì)各層面進(jìn)行設(shè)定。
12、新增缺少的 Tapered trace 執(zhí)行輸出報(bào)告
新增的報(bào)表,可將缺少的漸變 Tapered trace 輸出報(bào)表
13、多元的編輯指令模式
v16.6-2015時(shí)新增可快速對(duì) Shape 編輯的操作模式,在v17.2延續(xù)良好的操作編輯特性,再加入了更多元的編輯指令。
14、全新的 Color Dialog
資料的呈現(xiàn)是很重要的一環(huán),因此新的 Color dialog 將會(huì)讓您以更快速更有效率的方式來(lái)操作使用。
15、新的視覺(jué)呈現(xiàn)
新的界面以標(biāo)簽頁(yè)方式來(lái)呈現(xiàn) Layers / Nets / Display / Favorites / Visibility Pane。
·能透過(guò) Filter 快速篩選出想設(shè)定的元件出來(lái)。
·可以控制顯示物件種類,以及在多重疊構(gòu)下各疊構(gòu)顯示的層面設(shè)定
六、用戶界面的更新
1、可自定義的工具欄
提供更能夠個(gè)人化的自定義工具欄屬性,現(xiàn)在能讓更多指令變成一個(gè)圖標(biāo)。
2、狀態(tài)欄的顯示與隱藏設(shè)定
現(xiàn)在您可以設(shè)定 Status bar 上需要顯示或隱藏的信息。
3、銳角檢測(cè)
對(duì)于銳角的檢查,使用者可以通過(guò)定義銳角角度來(lái)將以下四種情況進(jìn)行確認(rèn)。
·Line to Pad
·Line to Shape
·Shape Edge to Edge
·Line to Line
4、孔的間距檢查
通過(guò) Check holes within pads 的設(shè)定,無(wú)論 Hole 有無(wú) Pad 皆會(huì)依 CM Spacing 內(nèi) Hole 的間距設(shè)定執(zhí)行檢查。
5、維持 Padstacks 定義
如果設(shè)計(jì)當(dāng)中有對(duì)零件包裝進(jìn)行 Replace Padstack,那么在 Refresh Symbol 時(shí)能夠選擇是否要保留 現(xiàn)在設(shè)計(jì)中的 Padstack 名稱而不被刷新。
6、效能提升
CPU 效能提升 10-20%。
Import logic 對(duì)于有很多 Pin 數(shù)的 Device(>2k pins)條件時(shí),處理速度比以往都要快。
7、字符長(zhǎng)度增加
Default internal 的名稱長(zhǎng)度由原本的 32 個(gè)字符現(xiàn)可增加到 255 個(gè)字符。
先安裝第一項(xiàng) License Manager（如圖 2），一直 next 下去，出現(xiàn) Install 對(duì)話框時(shí)點(diǎn)擊 Install，license file location 時(shí)，單擊 cancel，接下來(lái) yes，然后 finish。界面如下：
2、接下來(lái)安裝 cadence 的 Orcad and Allegro Products，即第二項(xiàng)，直到結(jié)束
上圖（圖 15）中選擇的安裝選項(xiàng)不同，后面的安裝界面略有不同，請(qǐng)自行觀察直接 next，接下來(lái)可能會(huì)提示下圖（一般不會(huì)出現(xiàn)），若出現(xiàn)，直接確定即可。
在上述框內(nèi)填上 5280@自己的計(jì)算機(jī)名稱（Cadence 16.6 和 17.2 版本一般不需要去填寫(xiě)）。繼續(xù)下一步操作 Next
這一步安裝時(shí)間較長(zhǎng)，耐心等待，直到安裝完成，退出。 以下是軟件的破解步驟
3 、按 ctrl+alt+delete 打開(kāi)任務(wù)管理器，查看進(jìn)程里是否有 cdsNameServer.exe 或cdsMsgServer.exe，一般都沒(méi)有，如果有將其結(jié)束掉，沒(méi)有就算了.(電腦開(kāi)機(jī)沒(méi)運(yùn)行過(guò) Cadence軟件就不用執(zhí)行這一步)。
4、把安裝目錄下的 X:\Cadence\SPB_17.2\tools\bin 目錄下的 orsimsetup64.dll 剪切出來(lái)找個(gè)地方先放著不理（然后破解完畢再拷進(jìn)原處，如果不用仿真，可以刪之）。
5 、把破解文件夾 SPB 17.2_Crack 中 license manager 文件夾下的 pubkey_verify 、 pubkey_verify.exe 和 LicenseManagerPubkey.bat 放到你的安裝目錄 Cadence\LicenseManager目錄下并以管理員身份運(yùn)行 LicenseManagerPubkey.bat，運(yùn)行時(shí)間約為 1s 即是正常，能看到界面程序的運(yùn)行，若是閃爍一下，看不到界面程序運(yùn)行，估計(jì)是破解文件的問(wèn)題。
6 、把破解文件夾 SPB 17.2_Crack 里 tools 下的 pubkey_verify 、 pubkey_verify.exe 和 ToolsPubkey.bat 放到你的安裝目錄 X:\Cadence\SPB_17.2\tools 目錄下，并以管理員身份運(yùn)行ToolsPubkey.bat，下圖是正常的，若一閃而過(guò)是有問(wèn)題的。
（注意看一下 DOS 窗口會(huì)不會(huì)一閃而過(guò)，如果運(yùn)行差不多兩三分鐘就說(shuō)明沒(méi)啥問(wèn)題，這個(gè)比 16.6 運(yùn)行慢）。
7、 破解包 SPB 17.2_Crack 下的 LicGen 文件夾里， 用記事本打開(kāi) src.lic，將第一行的 SERVER this_host （或是 PC_PC）ID=07071982 5280 中的 this_host（或是 PC_PC）改為你計(jì)算機(jī)的名字。
運(yùn)行該文件夾中 LicGen.bat，之后將會(huì)產(chǎn)生一個(gè) license.lic（如果在運(yùn)行 LicGen.bat 之前， LicGen 文件夾中已經(jīng)有 license.lic 文件，請(qǐng)先將其刪除，然后再運(yùn)行 LicGen.bat 文件，使之生成新的 license.lic 文件。
8、找到你的 LicenseManager 安裝目錄，運(yùn)行 LicenseServerConfiguration.exe（圖 22 中1），彈出的對(duì)話框（圖 23）中點(diǎn) browes...指向第 7 步用 LicGen.bat 生成那個(gè)新的 license.lic， 打開(kāi)它(open)再點(diǎn)下一步(next), 把 host name（圖 24，一般這里不需要填寫(xiě)，默認(rèn)的已經(jīng)有了）改為你計(jì)算機(jī)的完整計(jì)算機(jī)名稱（在我的電腦上點(diǎn)右鍵，然后點(diǎn)屬性——計(jì)算機(jī)名就看到了），之后點(diǎn) next，按界面提示直到完成。
點(diǎn)擊 Next,會(huì)在你的 LicenseManager 安裝目錄生成一個(gè) license.dat 文件，
出現(xiàn)這個(gè)界面，先不忙點(diǎn)擊 Next，把生成的 license.dat 文件修改一下。
修改好后保存。然后點(diǎn)擊 圖 25 中的 Next
若是下圖就表明破解失敗，重復(fù)第 8 步，直到出現(xiàn) 圖 28 成功的界面為止。若是一直不成功，請(qǐng)考慮破解文件是否有問(wèn)題，或是電腦系統(tǒng)的問(wèn)題
9、在 X:\Cadence\License Manager 下以管理員身份運(yùn)行 LicenseClientConfiguration.exe，（圖 22 中的 2），在彈出的界面點(diǎn)擊確定（圖 30），然后在 圖 31 中，這一步不用填什么內(nèi)容直接點(diǎn) next，最后點(diǎn) finish 。
10、在你的 License Manager 安裝目錄 X:\Cadence\License Manager 下以管理員身份運(yùn)行 lmtools.exe （圖 22 中的 3），在彈出的窗口里找到 Config Services 項(xiàng)，在 Path to the license file 項(xiàng)的那一行里，點(diǎn) Browes 指向 C:\cadence\License Manager\license.dat（如果看不見(jiàn)license.dat，請(qǐng)?jiān)陬愋椭邢吕x擇 dat 類型）。
打開(kāi)它 (open)再點(diǎn) Save Service, 然后啟動(dòng)一下服務(wù)就，即：切換到
“Start/Stop/Reread”項(xiàng)，先點(diǎn)擊“Stop Server”按鈕，再點(diǎn)擊“Start Server”，可以多次反復(fù)此操作，直到提示 license 服務(wù)啟動(dòng)成功，到此，破解完成。說(shuō)明：關(guān)于 Start/Stop/Reread”項(xiàng)，若是提示失敗，也可以不理會(huì)，軟件依然可用。
可以嘗試第 10 步不做，軟件也能正常使用。
11、如果以上步驟都完成了，打開(kāi)軟件提示找不到證書(shū)，請(qǐng)打開(kāi)環(huán)境變量，用戶變量中CDS_LIC_FILE 變量值是否為 5280@(你的主機(jī)名)，如果沒(méi) CDS_LIC_FILE 變量名，請(qǐng)?zhí)砑右粋€(gè)變量。變量名為 CDS_LIC_FILE 變量值為 5280@(你的主機(jī)名)，如果 CDS_LIC_FILE 變量值含有兩個(gè)或是多個(gè) 5280@xxx，請(qǐng)只保留一個(gè) 5280@(你的主機(jī)名)。
12、別忘了把剛才剪切到別處去的orsimsetup64.dll粘貼回你的安裝路徑X:\Cadence\SPB_17.2\tools\bin目錄下。
到此，破解完成。不必重啟電腦就可運(yùn)行程序了
備注：由于 17.2 的安裝方法和16.6 的安裝方法差不多一樣，部分截圖借用16.6的破解方法
1、修改Pin腳網(wǎng)絡(luò)
set up --user preference Editor
Logic--net logic
Option處選擇網(wǎng)絡(luò)，然后find處選擇Pins，之后點(diǎn)擊要修改網(wǎng)絡(luò)的Pin即可將原來(lái)的網(wǎng)絡(luò)修改為所選擇的網(wǎng)絡(luò)。
2、在使用測(cè)量工具的時(shí)候，在Find處選擇對(duì)象就一定會(huì)吸附到該對(duì)象中心，否則就可以選擇任意位置。
3、交換兩個(gè)器件的位置
Place--Swap--Components
4、走線的模式
在走線狀態(tài)下，option狀態(tài)欄下的bubble選項(xiàng)：
off--走線的時(shí)候基本使用這種模式。
hug only 推擠走線的時(shí)候只是hug不會(huì)移動(dòng)走線。
shove preferred推擠走線的時(shí)候會(huì)移動(dòng)已經(jīng)走好的線和過(guò)孔，不推薦這種模式。
5、改變飛線布線模式
有jogged和straight模式。
Jogged：當(dāng)飛仙呈水平或者垂直時(shí)自動(dòng)顯示有拐角的線段。
Straight：最短的直線段。
（因?yàn)橹坝玫腁D所以一直習(xí)慣直線段的飛線模式，但是后來(lái)習(xí)慣之后還是覺(jué)得jogged的模式更合理。）
6、內(nèi)電層敷銅
疊層設(shè)置好之后，該層是沒(méi)有銅皮的，需要自己敷。（AD是設(shè)置完疊層就有了）
先畫(huà)一塊在route keepin層的銅皮，這相當(dāng)于設(shè)置了可以布線的區(qū)域，之后畫(huà)的銅皮都會(huì)在這個(gè)框里面，當(dāng)然走線也不能超出這個(gè)框。
具體流程：
a、只打開(kāi)board outline層
b、shape --compose shape，options和find處設(shè)置如下圖設(shè)置完之后直接畫(huà)一個(gè)大于outline層的框即可。
Find處只需要選擇line，不需要選擇其他。
有時(shí)候你框選了但是route keepin的shape沒(méi)有出來(lái)。是因?yàn)槟愕膐utline處于fix狀態(tài)，解鎖之后就可以了。
c、選擇外框，右鍵選擇expand/contract，需要縮進(jìn)20mil。
d、之后設(shè)置層數(shù)和網(wǎng)絡(luò)直接鋪一整塊銅皮即可。銅皮基本選擇dynamic模式。
7、繞T型等長(zhǎng)
A、打開(kāi)CM進(jìn)行如下設(shè)置
選擇F1_DQS，右鍵creat-pin pair，則出現(xiàn)右邊的選項(xiàng)框。First pin可以理解為源端，second可以理解為負(fù)載端，在T形網(wǎng)絡(luò)中， 一個(gè)源端最多可以對(duì)應(yīng)四個(gè)負(fù)載端，等長(zhǎng)即從源端到每個(gè)負(fù)載端的長(zhǎng)度一樣。
設(shè)置好pin pair之后按ok會(huì)出現(xiàn)這個(gè)警告，意思是設(shè)置完pin pair之后必須馬上設(shè)置規(guī)則，否則過(guò)一段時(shí)間，設(shè)置的pin pair會(huì)消失，得重新設(shè)置。
B、將F0的DQS、DQSN、DQ0~7、RE、REN選擇好pin pair之后，就可以設(shè)置match group。
需要將每個(gè)pin pair選中之后再右鍵creat-match group。如下圖。（不要直接點(diǎn)網(wǎng)絡(luò)創(chuàng)建match group，一定要點(diǎn)pin pair）
C、match group設(shè)置好之后，設(shè)置等長(zhǎng)基準(zhǔn)，這邊以DQS為基準(zhǔn)（選擇其中一個(gè)即可），右鍵set as target。然后在其他單元格設(shè)置允許誤差的范圍。然后后面紅色的數(shù)據(jù)表示超出范圍，綠色的數(shù)據(jù)表示在范圍內(nèi)。
打開(kāi)檢查模式。Setup--constraint--modes
這個(gè)一定要打開(kāi)，不然規(guī)則里面relative delay出不來(lái)，即如下圖所示3列是沒(méi)法顯示的。
D、之后就手動(dòng)繞等長(zhǎng)。
1)
這個(gè)是走蛇形線。Options如下設(shè)置。（差分最好走5W線寬）
2)狀態(tài)條沒(méi)有顯示了（摘錄自網(wǎng)上）
F 、T型第一根引出的線可以走的比較長(zhǎng)，但是延展到其他四個(gè)端點(diǎn)的線最好能走直線不要繞。雖然延伸出去的線是高阻狀態(tài)， 但是它會(huì)有反射，先越長(zhǎng)反射越大，所以盡量走短線。。
net schedule，點(diǎn)擊這個(gè)，點(diǎn)擊想要查看的網(wǎng)絡(luò)，可以查看從s端到d端的飛線。
順序是先讓T區(qū)兩端的線保持一樣長(zhǎng)，總長(zhǎng)誤差5mil以內(nèi)的，比如DQS和DQSN這兩根線，兩端線的誤差就要在1mil以內(nèi)?？傞L(zhǎng)誤差在100mil以內(nèi)的，兩端線的誤差可以適當(dāng)長(zhǎng)一點(diǎn)。
可以點(diǎn)擊
，然后選擇想要查看的對(duì)象，查看線長(zhǎng)信息。
繞的之后掌握的技巧：
先看一下這一個(gè)match group里面的線差距怎么樣，然后找一個(gè)適當(dāng)?shù)拈L(zhǎng)度，將基準(zhǔn)線調(diào)成這個(gè)長(zhǎng)度，然后先將誤差比較小的線完成，之后繞誤差相對(duì)可以大一點(diǎn)的。（一開(kāi)始先調(diào)了基準(zhǔn)線導(dǎo)致后面有些線無(wú)法縮小，之后得將所有線整體饒長(zhǎng)）
G、饒等長(zhǎng)比較方便的命令。
Route--timing vision
這個(gè)功能直接讓比基準(zhǔn)長(zhǎng)的一種顏色，比基準(zhǔn)短的一種顏色，繞好的顯示一種顏色，直接繞就好了，不用去看規(guī)則管理器。
Route--auto-interactive delay tune
選擇命令，然后框選想要等長(zhǎng)的線就好了。
H、最近畫(huà)好的板子在仿真的時(shí)候知道，等長(zhǎng)不是根據(jù)基準(zhǔn)DQS繞的，是需要組內(nèi)所有長(zhǎng)度誤差都在30ps以內(nèi)，所以一開(kāi)始可以根據(jù)上述步驟調(diào)試，之后再根據(jù)仿真結(jié)果調(diào)試。30ps約等于200mil（經(jīng)驗(yàn)值），以這個(gè)值調(diào)整出來(lái)的不會(huì)差很多。
8、關(guān)于規(guī)則的有關(guān)設(shè)置
set up--Constraints--modes
這幾個(gè)參數(shù)都需要設(shè)置，具體看公司要求。
sapcing mode都需要打開(kāi)，假如有些可以忽略的再waive掉。
相同網(wǎng)絡(luò)的靠太近也會(huì)報(bào)錯(cuò)，這個(gè)也需要都打開(kāi)。
9、導(dǎo)出設(shè)置
1）導(dǎo)出選項(xiàng)
?File→Export→Sub-Drawing
在Find 窗口中選擇需要導(dǎo)出的選項(xiàng)，可以是option里面的任何東西，比如Line/shape/cline。
2）在命令窗口輸入x 0 0? （導(dǎo)出文件的參考基準(zhǔn)坐標(biāo)，Compelet完直接按X就可以不用去選下面的窗口，如果X被快捷鍵占用則使用pick）
輸完坐標(biāo)后，按回車，彈出保存CLP文件的窗口，將CLP文件命名保存。
3）導(dǎo)入選項(xiàng)
將CLP文件放到需要導(dǎo)入的文件的當(dāng)前目錄下
File→import→Sub-drawing選中需要導(dǎo)入的CLP文件
輸入基準(zhǔn)坐標(biāo)（想導(dǎo)入到哪個(gè)坐標(biāo)，就輸入什么坐標(biāo)，基本為??? x 0 0）
回車完成導(dǎo)入。
PS：要在兩個(gè)PCB中相互導(dǎo)入Line/shape/cline需要兩個(gè)文件的疊層層數(shù)和各層的名字一致，一般的操作，會(huì)將導(dǎo)出的文件的疊層改成和要導(dǎo)入的文件一致，如果要導(dǎo)入via，還需要在要導(dǎo)入的PCB的中也有這個(gè)via的路徑
10、銅皮不能自動(dòng)更新
銅皮屬性是dynamic copper，但是修改的過(guò)程中他不會(huì)自動(dòng)更新?？梢赃x擇shape--global dynamic shape parameters（這邊改動(dòng)之后所有銅皮都會(huì)修改為相應(yīng)的設(shè)置）
將dynamic fill設(shè)置為smooth即可。
11、修改Shape屬性的outline
首先關(guān)閉其他東西，直留一個(gè)outline。
然后shape--decompose shape，在option那邊選擇board geometry --outline。
最后框選住整個(gè)outline就會(huì)變成board geometry屬性的outline了。
12、銅皮顯示修改
調(diào)高之后就可以正常顯示，上圖我總覺(jué)得和靜態(tài)銅皮一樣。
13、畫(huà)弧形線
Route--unsupported prototypes--auto-interactive convert corner
然后點(diǎn)擊需要變弧形的線就可以變成一條弧形線。
14、工程性問(wèn)題
PCB完成后需要檢查一下NPTH（非金屬化孔）是不是有金屬連接，有金屬連接都需要改成PTH（金屬化孔）。另外，NPTH也需要加上solder mask，假如不加板廠默認(rèn)是塞孔。
在建通孔pad或者Via時(shí)也把公差加上，都按+/-4mil就可以了，安裝孔和插接孔，只能大不能少，避免因?yàn)楣钤驘o(wú)法安裝。（在出NC drill那邊修改）
調(diào)整字符時(shí)需要打開(kāi)對(duì)應(yīng)層的Solder mask和焊盤，寧愿刪除也不要壓到Solder mask上，所有的封裝制作時(shí)都需要對(duì)應(yīng)的Assembly層絲印，以免刪除Silkscreen后沒(méi)有備用。
15、snap pick to
這是一個(gè)很好用的操作，先選擇一個(gè)命令，比如移動(dòng)或者復(fù)制，然后鼠標(biāo)移動(dòng)到想到操作的目標(biāo)附近，右鍵選擇snap pick to。? （segment vertext為線段頂端，比較常用）之后目標(biāo)會(huì)吸附在光標(biāo)上，將目標(biāo)移動(dòng)到相應(yīng)位置，再右鍵選擇snap pick to，至此操作完成。
在shape edit boundary時(shí)也很有用，因?yàn)榧偃玢~皮的端點(diǎn)不在格點(diǎn)上的話是選中不了的，這個(gè)時(shí)候就可以選擇snap pick to--segment vertsxt，這樣就可以很容易的選中銅皮的端點(diǎn)。
16、更換via的網(wǎng)絡(luò)
需要使用EDA365 skill
3、route tools--change via’s net
出現(xiàn)以下對(duì)話框，點(diǎn)擊pick
然后點(diǎn)擊相應(yīng)網(wǎng)絡(luò)，done。
再選擇select，點(diǎn)擊相應(yīng)過(guò)孔，done
17、Waive DRC
Waive DRC之后還會(huì)顯示是因?yàn)閣aive掉的DRC是在show的狀態(tài)下。
選擇display--waive DRCs--blank即可關(guān)閉。當(dāng)然選擇show可以開(kāi)啟，在最后檢查的時(shí)候可以選擇show再檢查一遍waive掉的DRC是否沒(méi)有影響。
18、銅皮過(guò)BGA
敷銅過(guò)bga的時(shí)候會(huì)遇到以下問(wèn)題
這樣的銅皮比較參考性就不是很好了?？梢栽O(shè)置以下參數(shù)，shape select--選中銅皮右鍵--parameters即可出現(xiàn)以下對(duì)話框。
將紅圈標(biāo)注位置設(shè)置為3.5即可變成下圖所示
這樣銅皮就相對(duì)比較完整。
需要說(shuō)明一下這邊的參數(shù)是在規(guī)則管理器設(shè)置的參數(shù)上面再額外加的。
比如假如在規(guī)則里面設(shè)置shape to via的間距為4mil，然后又在parameters 這邊設(shè)置via的間距為4mil，那么實(shí)際上shape to via的間距會(huì)變?yōu)?mil。
19、update to smooth
有的時(shí)候不能update to smooth，因?yàn)橹挥幸粋€(gè)外框但是沒(méi)有填充的shape是刪除不了的。這個(gè)時(shí)候可以關(guān)閉所有圖層然后打開(kāi)bound。
點(diǎn)擊out of data shape前面那個(gè)小框，會(huì)出現(xiàn)對(duì)應(yīng)沒(méi)刪除銅皮的坐標(biāo)，點(diǎn)擊坐標(biāo)即可跳轉(zhuǎn)到相應(yīng)的銅皮，刪除即可。
20、復(fù)用布局和走線
選擇placement edit模式
選擇除group之外其他的選項(xiàng)，框選需要復(fù)用的布局，右鍵（需要選中元器件右鍵）place replicate create，在空白處右鍵done，會(huì)自動(dòng)跳出需要保存的文件，命名后保存即可。
然后選擇還未布局的元器件（劃重點(diǎn)！必須是一模一樣，有一點(diǎn)不一樣都會(huì)導(dǎo)致復(fù)用布局出錯(cuò)），右鍵（需要選中元器件右鍵，其他位置右鍵不會(huì)出來(lái)相應(yīng)選項(xiàng)）place replicate apply，選擇剛才保存的文件即可。
復(fù)用一遍之后有改動(dòng)需要再次復(fù)用時(shí)，需要先在placement edit 模式下選擇group，然后右鍵disband group。然后再按之前的步驟即可復(fù)用。
這個(gè)技巧操作過(guò)程中可能會(huì)出挺多錯(cuò)，有時(shí)候也會(huì)有元器件對(duì)不上的情況，但是你多試幾遍熟悉了之后就會(huì)覺(jué)得挺方便的。
21、調(diào)整差分線
調(diào)整差分線的時(shí)候，即用連線命令在差分線拐角位置開(kāi)始走線，外圍的那根線會(huì)有走不出來(lái)的情況。這是因?yàn)楣战峭鈬哪莻€(gè)點(diǎn)內(nèi)圍沒(méi)有與他平行的點(diǎn)，但是內(nèi)圍的線在外圍有對(duì)應(yīng)的平行點(diǎn)，所以內(nèi)圍那根線可以走出線。
22、移動(dòng)命令的option選項(xiàng)
Ripup etch（rip up:撕毀、取消）：移動(dòng)元器件的時(shí)候會(huì)有飛線，并且移動(dòng)之后，元器件上面原本的走線會(huì)消失。
Slide etch(slide:滑動(dòng))：移動(dòng)元器件的時(shí)候沒(méi)有飛線，移動(dòng)的時(shí)候，元器件上面的走線會(huì)一直相連，并且走線是以45°的形式變化。
Stretch ecth(stretch:延展)：移動(dòng)元器件的時(shí)候沒(méi)有飛線，移動(dòng)的時(shí)候，元器件上面的走線會(huì)一直相連，但是走線是以無(wú)角度約束的變化。
假如上面三個(gè)都不選的話，移動(dòng)的時(shí)候會(huì)有飛線，而且線不會(huì)有變動(dòng)。
rotaion那邊有三個(gè)選項(xiàng)，分別是type，angle和point。
type里面有兩個(gè)選項(xiàng)，absolute是絕對(duì)的意思只能旋轉(zhuǎn)一次，incremental是持續(xù)的意思能夠不停的旋轉(zhuǎn)。
angle是角度，但是設(shè)置45°的時(shí)候，只能是右鍵旋轉(zhuǎn)才能使用，貌似用快捷鍵只能旋轉(zhuǎn)90°(因?yàn)榭旖萱I設(shè)置的時(shí)候是旋轉(zhuǎn)90°）。
point那邊是在旋轉(zhuǎn)的時(shí)候以什么為基點(diǎn)，想要選中的所有元器件一起旋轉(zhuǎn)并且不改變布局，是用user pick。
在此說(shuō)明以下技能均是EDA365網(wǎng)站所學(xué)習(xí)到的。
23、靜態(tài)銅實(shí)心顯示（但還是網(wǎng)格顯示看著舒服，并且與動(dòng)態(tài)銅有一個(gè)區(qū)分）
24、銅皮設(shè)置
假如設(shè)置in-line的話，隔得近的孔之間的銅皮會(huì)沒(méi)掉，比如下圖這樣：
25、靜態(tài)銅的手動(dòng)避讓
選擇一個(gè)畫(huà)manual void的方式，就可以畫(huà)一個(gè)框?qū)⑿枰荛_(kāi)的過(guò)控或者焊盤避讓開(kāi)。
因?yàn)閯?dòng)態(tài)銅避讓之后內(nèi)部會(huì)很不平整，所以用這個(gè)方法還是很不錯(cuò)的。
26、修改銅皮拐角為圓弧
關(guān)于16.6版本是稍微有些修改
是選擇nanlog/rf
但是我執(zhí)行之后只能變成這樣
27、allegro保存時(shí)，如果名字相同，不會(huì)提示覆蓋文件
28、調(diào)整線間距
布線過(guò)程中可以控制，框選中一組線后，用右鍵菜單中的route spacing功能設(shè)置好間距就可以均勻布線了。
29、allegro導(dǎo)入dxf（這個(gè)是自己總結(jié)的）
File—import—dxf
假如沒(méi)有勾選incremental addition，dxf導(dǎo)進(jìn)去之后之前的內(nèi)容都會(huì)消失。然后點(diǎn)擊edit/view layers
按照上述步驟，創(chuàng)建一個(gè)新的subclass，創(chuàng)建好之后map一下，點(diǎn)擊ok，返回之前的對(duì)話框，就完成了dxf的導(dǎo)入。
之后可以在color dialog打開(kāi)看一下導(dǎo)入的是否正確。
之后還需要將dxf中的外框部分轉(zhuǎn)化為outline
之后就是將outline選中，因?yàn)榫€是一段一段的，所以需要單擊點(diǎn)過(guò)去將它們連起來(lái)。如圖中藍(lán)色部分。
【軟件介紹】
Cadence設(shè)計(jì)系統(tǒng)公司于日前發(fā)布了其新的誠(chéng)意大作Cadence SPB OrCAD Allegro 17.2-2016，該版本其為我們帶來(lái)了一些全新易用特性。但是為了提高Cadence Allegro及OrCAD 17.0的仿真性能，Cadence 17.0將只支持64位版本的操作系統(tǒng)，以充分利用最新硬件的存儲(chǔ)及IO性能。同時(shí)，由于Cadence 17采用了新的數(shù)據(jù)存儲(chǔ)方式，這也使其不再兼容以往的版本，即其設(shè)計(jì)的文件不能降級(jí)，同時(shí)還帶來(lái)了新的padstack創(chuàng)建方式，這些新的變化使得全球很多老用戶覺(jué)得暫時(shí)還無(wú)法適應(yīng)，但對(duì)于仿真規(guī)則驅(qū)動(dòng)的PCB設(shè)計(jì)流程來(lái)說(shuō)，用戶體驗(yàn)提升還是很大的。
【新增功能】
Cadence 17.0新功能：一、Cadence SPB 17.2-2016升級(jí)所帶來(lái)的新功能介紹如下：
1、文件版本不可以降級(jí)
即Cadence 17.2-2016 可以打開(kāi)16.x版本的設(shè)計(jì)文件，但是Cadence 17.2-2016保存的文件無(wú)法再降級(jí)到16.x版本下，因此建議務(wù)必做備份。
2、Cadence Download Manager
使用CadenceDownload Manager可以自動(dòng)獲取軟件更新，并可以進(jìn)行自動(dòng)下載、安裝；用戶還可以通過(guò)該工具自定義更新計(jì)劃；
3、Cadence OrCAD、Allegro 產(chǎn)品的相關(guān)程序的安裝目錄結(jié)構(gòu)變更：
·Cadence OrCAD、Allegro 17.2-2016 的相關(guān)應(yīng)用程序安裝路徑調(diào)整至安裝路徑中的/tools/bin下。因此環(huán)境變量PATH中將可不需定義 pcb/bin 及 fet/bin 的路徑。而執(zhí)行
·Cadence OrCAD、Allegro 17.2-2016 相關(guān)應(yīng)用程序亦可不需設(shè)定 17.2-2016 的相關(guān)路徑于環(huán)境變量中。
·Cadence SPB Switch Release 17.2-2016 版本切換工具已更新,其可辨別不同版本間的應(yīng)用程序路徑,用以自動(dòng)更新應(yīng)用程序與檔案連結(jié)性關(guān)系。
·若您使用cmd控制臺(tái)或批處理程序(batch file),請(qǐng)將您原批處理程序加入 17.2-2016 安裝路徑中的/tools/bin 文件夾路 徑下的 allegro_cmd.bat。
·OrCAD Products 支援 TCL 8.6 64 位版本
4、開(kāi)始菜單
安裝好軟件之后,在 Windows 的開(kāi)始菜單里,Cadence 產(chǎn)品根據(jù)不同類別進(jìn)行了調(diào)整,更方便管理和查找啟動(dòng)。老wu試了一下，貌似在win7分組功能可以，但是win10下分組無(wú)效，反而更糟糕。
二、OrCAD Capture 17.2-2016的新功能
1、設(shè)計(jì)差異比對(duì)
當(dāng)兩份電路圖有所差異時(shí),透過(guò) Capture Compare Design 功能可以選擇對(duì)電路圖資料夾或是電路圖圖紙頁(yè)面做差異比對(duì),比對(duì)結(jié)果可查看電路圖邏輯或是圖形的差異。
在 Capture 命列選單中,選擇 Tools >> Compare Designs 功能選單來(lái)進(jìn)行電路圖的差異比對(duì)。
2、高級(jí)零件標(biāo)號(hào)編排功能（Advanced Annotation）
在Capture 中新增了高級(jí)零件標(biāo)號(hào)編排的功能,在這個(gè)功能中,你可以針對(duì)不同電路圖圖紙頁(yè)面設(shè)定不同的零件序號(hào)起始值,同時(shí)也可以針對(duì)同一頁(yè)電路圖圖紙不同零件設(shè)定不同的起始序號(hào)。
3、新增個(gè)人工作環(huán)境設(shè)定
OrCAD Capture現(xiàn)在對(duì)使用者環(huán)境設(shè)定,有更加高級(jí)的設(shè)定界面,使用功能選單中的 Option >> Preference >> More Preference 進(jìn)入設(shè)定界面。在新的 Extended Preferences Setup 中,可以針對(duì)以下環(huán)境做高級(jí)設(shè)定:
·命令窗口（Command Shell）
·設(shè)計(jì)及零件庫(kù)(Design and Libraries)
·設(shè)計(jì)緩存(Design Cache)
·設(shè)計(jì)規(guī)則檢查(DRC)
·OrCAD Capture CIS (CIS)
·網(wǎng)絡(luò)群組(NetGroup)
·網(wǎng)表(NetList)
·電路圖(Schematic)
4、范例設(shè)計(jì)瀏覽
在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個(gè)以上的范例檔案讓使用者可以快速了解及學(xué)習(xí) OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設(shè)計(jì)流程的設(shè)計(jì)。在 OrCAD Capture 17.2-2016 中,可以簡(jiǎn)單地透過(guò) File – Open – Demo Design 的功能選單開(kāi)啟內(nèi)建范例檔案。
5、檔案格式的輸出與輸入
OrCAD Capture 使用File –> Export –> Design XML 或 Library XML 指令以及File –> Import –> Design XML 或Library XML 指令,可以透過(guò)<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd 程式將電路圖、零件庫(kù)輸出為XML 格式,以及將XML 格式重新載入成為標(biāo)準(zhǔn)電路圖、零件庫(kù)。
6、Intel Schematic Export Format (ISCF)格式輸出
OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對(duì)電路圖零件、管腳屬性與接地信號(hào)輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過(guò)用戶界面設(shè)定零件或零件管腳屬性的輸出,輸出后這些設(shè)定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設(shè)定。
7、PDF輸出
從OrCAD Capture 17.2-2016 版本后,若你的電腦有安裝ghostscript 32 bit、ghostscript 64 bit、 Adobe Acrobat Distiller…等程序,可以使用File –> Export –> PDF 的功能命令將電路圖直接導(dǎo)出為PDF文檔。導(dǎo)出內(nèi)容包含:
·OrCAD Capture 設(shè)計(jì)
·顯示設(shè)計(jì)層級(jí)架構(gòu)
·顯示零件序號(hào)列表
·顯示網(wǎng)絡(luò)及與其連接的零件腳位
·可跳轉(zhuǎn)至層級(jí)式方塊內(nèi)的設(shè)計(jì)
·點(diǎn)選元件可顯示元件屬性
·導(dǎo)覽顯示 off-page connector 的連結(jié)
8、OrCAD Capture 設(shè)計(jì)元件
此元件屬性 PDF 文檔支持與 OrCAD Capture PDF 文檔的 cross-probing 功能。
9、新增 OrCAD PSpice 仿真模型于 Capture –> PSpice 設(shè)計(jì)流程
OrCAD Capture 對(duì)于 Capture -> PSpice 設(shè)計(jì)流程,新增 OrCAD PSpice 仿真模型,如下表。
10、其他項(xiàng)目的新增功能
針對(duì)電路圖 Intersheet Reference 功能,增加對(duì) X 軸向可偏移的設(shè)定,可設(shè)定負(fù)數(shù)值做偏移位置設(shè)定。
三、OrCAD Capture CIS 17.2-2016 新功能
1、水晶報(bào)表 (Crystal Report)
OrCAD Capture CIS 17.2-2016 版本預(yù)設(shè)針對(duì) ODBC 連接數(shù)據(jù)庫(kù)與水晶報(bào)表(Crystal Report)的連接方式改為使用 SQLite 連接到數(shù)據(jù)庫(kù)中。
連接信息如下:
DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000; NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;
四、OrCad PSpice 17.2-2016 新功能
1、PSpice DMI (Device Modeling Interface)Template Code 產(chǎn)生器
于 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling Interface)Template Code 產(chǎn)生器產(chǎn)出 PSpice 連接碼(Adaptor code)。 PSpice 連接碼啟動(dòng) PSpice 仿真時(shí)使用 PSpice DMI DLL 文檔。將模擬/數(shù)字的 C/C++及 SystemC 模型(Model)的模型碼(Model Code)加入 PSpice 連接碼中并使用 Microsoft Visual Studio Express 2013 建立 PSpice DMI DLL 庫(kù)。當(dāng) Spice DMI DLL 庫(kù)產(chǎn)生后,將其對(duì)應(yīng)的 PSpice 模型(.lib)使用 PSpice 模型編輯器快速建立 OrCAD Capture 元件,便可運(yùn)用此 PSpice 模型于 PSpice 設(shè)計(jì)仿真流程中。
PSpice DMI Template Code 產(chǎn)生器提供以下元件類型:
●模擬基礎(chǔ)元件：
·通用零件(Generic device)
·電壓控制電壓源(Voltage-Controlled Voltage Source)
·相依電壓源(Function-Dependent Voltage Source)
·電壓控制電流源(Voltage-Controlled Current Source)
·相依電流源(Function-Dependent Current Source)
·兩端點(diǎn)零件(Generic Two-Node Device)
·三端點(diǎn)零件(Generic Three-Node Device)
·數(shù)字 C/C++基礎(chǔ)零件
·SystemC 基礎(chǔ)零件
·Verilog-A 基礎(chǔ)零件
2、新增行為仿真模型的延遲(Delay)功能
DelayT()及 DelayT1()功能簡(jiǎn)化傳統(tǒng)上使用的延遲功能,例如,TLINE 及 Laplace 函數(shù),其減少在收斂上的問(wèn)題,并比傳統(tǒng)功能信號(hào)(電壓或電流)有更快的計(jì)算。
–DelayT() 功能的語(yǔ)法為 delayt(v(x),, ) 例:E2 out 0 value {delayt(V(x),5m, 10m)}
–DelayT1()功能的語(yǔ)法為 delayt1(v(x),) 例:E2 out 0 value {delayt1(V(x),5m)}
3、OPTIONS 指令的 Flag 選項(xiàng)新增 SKIPTOPO
當(dāng) Flag 選項(xiàng)設(shè)定 SKIP TOPO = 1 時(shí),則 OrCAD Capture 將跳過(guò)拓?fù)錂z查(topology checks)。
例:.options SKIPTOPO = 1
支持使用負(fù)值于遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中
五、OrCAD PCB Designer 17.2-2016 新功能
1、全新 Padstack 編輯器界面
新的 Padstack Editor 界面,簡(jiǎn)化了設(shè)定各種不同 Padstack 的不必要的步驟,使用者只需要在 Start 頁(yè)面選擇要建立的種類與幾何形狀之后,就能在其他頁(yè)面進(jìn)行相關(guān)細(xì)節(jié)的設(shè)定。
2、動(dòng)態(tài)銅支持分層定義
對(duì)于動(dòng)態(tài)銅的 Pin/Via 連接及隔離設(shè)定,在新的版本中能夠分層來(lái)做特別的定義。
3、以下的設(shè)置也支持分層設(shè)定：
Dyn_clearance_oversize_array
Dyn_clearance_type
Dyn_fixed_therm_width_array
Dyn_max_thermal_conns
Dyn_min_thermal_conns
Dyn_oversize_therm_width_array
Dyn_thermal_best_fit
Dyn_thermal_con_type
4、全新的層疊結(jié)構(gòu)界面
重新設(shè)計(jì)的疊構(gòu)編輯設(shè)定,充分運(yùn)用表格式的方法來(lái)進(jìn)行相關(guān)設(shè)定,其創(chuàng)意來(lái)自于 Constraint Manager 的格式,藉由一致性的表格來(lái)讓使用者操作上更為易用。
新的界面整合了 Unused Pad Suppression 與 Embedded Component 設(shè)定還有支持了非電氣層的部 ,如:Solder mask, Paste, Coverlay…等;另外對(duì)于 Material 的字符長(zhǎng)度也擴(kuò)展到 250 個(gè)字符。
5、支持軟硬結(jié)合板的多重疊構(gòu)設(shè)計(jì)
對(duì)應(yīng)多重疊構(gòu)的軟硬結(jié)合板設(shè)計(jì),可透過(guò) Cross Section Editor 設(shè)定。
6、軟硬板的區(qū)域范圍管理
·新增實(shí)體區(qū)域來(lái)分別定義軟板或硬板的區(qū)域范圍。
·新增 Classes 及 Subclass 類型
·加入軟硬結(jié)合板及表面處理的 Class。
7、新增 Design Outline 及CUTOUTS subclasses
對(duì)于 Board Geometry 新加入了Design Outline及CUTOUTS的subclass供日后更寬廣的應(yīng)用。
8、動(dòng)態(tài)區(qū)域擺放
對(duì)于不同疊構(gòu)層面的軟硬結(jié)合板,在擺放零件時(shí)能夠依照所屬的區(qū)域?qū)⒘慵[放到正確的層面上
9、新增動(dòng)態(tài)網(wǎng)狀銅
動(dòng)態(tài)銅現(xiàn)在能直接鋪設(shè)網(wǎng)狀銅。
10、軟件結(jié)合板的Inter Layer Checks
軟硬結(jié)合板設(shè)計(jì)因分別擁有不同的mask 及表面涂層,并且對(duì)于軟板部分還會(huì)有彎折的區(qū)域,所以要能夠確實(shí)做到相對(duì)的檢查以避免設(shè)計(jì)因生產(chǎn)組裝時(shí)發(fā)生錯(cuò)誤,就能透過(guò)Inter Layer Checks 設(shè)定相關(guān)檢查條件。
·彎折區(qū)域?qū)τ?Pin, Via 的檢查
·覆蓋范圍檢查
·軟硬結(jié)合板的生產(chǎn)資料
·Cross section chart支持多重疊構(gòu)的表格
11、動(dòng)態(tài)淚滴鋪銅設(shè)置
動(dòng)態(tài)補(bǔ)淚滴補(bǔ)銅現(xiàn)在可對(duì)各層面進(jìn)行設(shè)定。
12、新增缺少的 Tapered trace 執(zhí)行輸出報(bào)告
新增的報(bào)表,可將缺少的漸變 Tapered trace 輸出報(bào)表
13、多元的編輯指令模式
v16.6-2015時(shí)新增可快速對(duì) Shape 編輯的操作模式,在v17.2延續(xù)良好的操作編輯特性,再加入了更多元的編輯指令。
14、全新的 Color Dialog
資料的呈現(xiàn)是很重要的一環(huán),因此新的 Color dialog 將會(huì)讓您以更快速更有效率的方式來(lái)操作使用。
15、新的視覺(jué)呈現(xiàn)
新的界面以標(biāo)簽頁(yè)方式來(lái)呈現(xiàn) Layers / Nets / Display / Favorites / Visibility Pane。
·能透過(guò) Filter 快速篩選出想設(shè)定的元件出來(lái)。
·可以控制顯示物件種類,以及在多重疊構(gòu)下各疊構(gòu)顯示的層面設(shè)定
六、用戶界面的更新
1、可自定義的工具欄
提供更能夠個(gè)人化的自定義工具欄屬性,現(xiàn)在能讓更多指令變成一個(gè)圖標(biāo)。
2、狀態(tài)欄的顯示與隱藏設(shè)定
現(xiàn)在您可以設(shè)定 Status bar 上需要顯示或隱藏的信息。
3、銳角檢測(cè)
對(duì)于銳角的檢查,使用者可以通過(guò)定義銳角角度來(lái)將以下四種情況進(jìn)行確認(rèn)。
·Line to Pad
·Line to Shape
·Shape Edge to Edge
·Line to Line
4、孔的間距檢查
通過(guò) Check holes within pads 的設(shè)定,無(wú)論 Hole 有無(wú) Pad 皆會(huì)依 CM Spacing 內(nèi) Hole 的間距設(shè)定執(zhí)行檢查。
5、維持 Padstacks 定義
如果設(shè)計(jì)當(dāng)中有對(duì)零件包裝進(jìn)行 Replace Padstack,那么在 Refresh Symbol 時(shí)能夠選擇是否要保留 現(xiàn)在設(shè)計(jì)中的 Padstack 名稱而不被刷新。
6、效能提升
CPU 效能提升 10-20%。
Import logic 對(duì)于有很多 Pin 數(shù)的 Device(>2k pins)條件時(shí),處理速度比以往都要快。
7、字符長(zhǎng)度增加
Default internal 的名稱長(zhǎng)度由原本的 32 個(gè)字符現(xiàn)可增加到 255 個(gè)字符。
【安裝破解教程】
1、首先在本網(wǎng)站下載 Cadence Allegro SPB 17. 2 安裝包，下載之后運(yùn)行其中的 setup.exe，先安裝第一項(xiàng) License Manager（如圖 2），一直 next 下去，出現(xiàn) Install 對(duì)話框時(shí)點(diǎn)擊 Install，license file location 時(shí)，單擊 cancel，接下來(lái) yes，然后 finish。界面如下：
2、接下來(lái)安裝 cadence 的 Orcad and Allegro Products，即第二項(xiàng)，直到結(jié)束
上圖（圖 15）中選擇的安裝選項(xiàng)不同，后面的安裝界面略有不同，請(qǐng)自行觀察直接 next，接下來(lái)可能會(huì)提示下圖（一般不會(huì)出現(xiàn)），若出現(xiàn)，直接確定即可。
在上述框內(nèi)填上 5280@自己的計(jì)算機(jī)名稱（Cadence 16.6 和 17.2 版本一般不需要去填寫(xiě)）。繼續(xù)下一步操作 Next
這一步安裝時(shí)間較長(zhǎng)，耐心等待，直到安裝完成，退出。 以下是軟件的破解步驟
3 、按 ctrl+alt+delete 打開(kāi)任務(wù)管理器，查看進(jìn)程里是否有 cdsNameServer.exe 或cdsMsgServer.exe，一般都沒(méi)有，如果有將其結(jié)束掉，沒(méi)有就算了.(電腦開(kāi)機(jī)沒(méi)運(yùn)行過(guò) Cadence軟件就不用執(zhí)行這一步)。
4、把安裝目錄下的 X:\Cadence\SPB_17.2\tools\bin 目錄下的 orsimsetup64.dll 剪切出來(lái)找個(gè)地方先放著不理（然后破解完畢再拷進(jìn)原處，如果不用仿真，可以刪之）。
5 、把破解文件夾 SPB 17.2_Crack 中 license manager 文件夾下的 pubkey_verify 、 pubkey_verify.exe 和 LicenseManagerPubkey.bat 放到你的安裝目錄 Cadence\LicenseManager目錄下并以管理員身份運(yùn)行 LicenseManagerPubkey.bat，運(yùn)行時(shí)間約為 1s 即是正常，能看到界面程序的運(yùn)行，若是閃爍一下，看不到界面程序運(yùn)行，估計(jì)是破解文件的問(wèn)題。
6 、把破解文件夾 SPB 17.2_Crack 里 tools 下的 pubkey_verify 、 pubkey_verify.exe 和 ToolsPubkey.bat 放到你的安裝目錄 X:\Cadence\SPB_17.2\tools 目錄下，并以管理員身份運(yùn)行ToolsPubkey.bat，下圖是正常的，若一閃而過(guò)是有問(wèn)題的。
（注意看一下 DOS 窗口會(huì)不會(huì)一閃而過(guò)，如果運(yùn)行差不多兩三分鐘就說(shuō)明沒(méi)啥問(wèn)題，這個(gè)比 16.6 運(yùn)行慢）。
7、 破解包 SPB 17.2_Crack 下的 LicGen 文件夾里， 用記事本打開(kāi) src.lic，將第一行的 SERVER this_host （或是 PC_PC）ID=07071982 5280 中的 this_host（或是 PC_PC）改為你計(jì)算機(jī)的名字。
運(yùn)行該文件夾中 LicGen.bat，之后將會(huì)產(chǎn)生一個(gè) license.lic（如果在運(yùn)行 LicGen.bat 之前， LicGen 文件夾中已經(jīng)有 license.lic 文件，請(qǐng)先將其刪除，然后再運(yùn)行 LicGen.bat 文件，使之生成新的 license.lic 文件。
8、找到你的 LicenseManager 安裝目錄，運(yùn)行 LicenseServerConfiguration.exe（圖 22 中1），彈出的對(duì)話框（圖 23）中點(diǎn) browes...指向第 7 步用 LicGen.bat 生成那個(gè)新的 license.lic， 打開(kāi)它(open)再點(diǎn)下一步(next), 把 host name（圖 24，一般這里不需要填寫(xiě)，默認(rèn)的已經(jīng)有了）改為你計(jì)算機(jī)的完整計(jì)算機(jī)名稱（在我的電腦上點(diǎn)右鍵，然后點(diǎn)屬性——計(jì)算機(jī)名就看到了），之后點(diǎn) next，按界面提示直到完成。
點(diǎn)擊 Next,會(huì)在你的 LicenseManager 安裝目錄生成一個(gè) license.dat 文件，
出現(xiàn)這個(gè)界面，先不忙點(diǎn)擊 Next，把生成的 license.dat 文件修改一下。
修改好后保存。然后點(diǎn)擊 圖 25 中的 Next
若是下圖就表明破解失敗，重復(fù)第 8 步，直到出現(xiàn) 圖 28 成功的界面為止。若是一直不成功，請(qǐng)考慮破解文件是否有問(wèn)題，或是電腦系統(tǒng)的問(wèn)題
9、在 X:\Cadence\License Manager 下以管理員身份運(yùn)行 LicenseClientConfiguration.exe，（圖 22 中的 2），在彈出的界面點(diǎn)擊確定（圖 30），然后在 圖 31 中，這一步不用填什么內(nèi)容直接點(diǎn) next，最后點(diǎn) finish 。
10、在你的 License Manager 安裝目錄 X:\Cadence\License Manager 下以管理員身份運(yùn)行 lmtools.exe （圖 22 中的 3），在彈出的窗口里找到 Config Services 項(xiàng)，在 Path to the license file 項(xiàng)的那一行里，點(diǎn) Browes 指向 C:\cadence\License Manager\license.dat（如果看不見(jiàn)license.dat，請(qǐng)?jiān)陬愋椭邢吕x擇 dat 類型）。
打開(kāi)它 (open)再點(diǎn) Save Service, 然后啟動(dòng)一下服務(wù)就，即：切換到
“Start/Stop/Reread”項(xiàng)，先點(diǎn)擊“Stop Server”按鈕，再點(diǎn)擊“Start Server”，可以多次反復(fù)此操作，直到提示 license 服務(wù)啟動(dòng)成功，到此，破解完成。說(shuō)明：關(guān)于 Start/Stop/Reread”項(xiàng)，若是提示失敗，也可以不理會(huì)，軟件依然可用。
可以嘗試第 10 步不做，軟件也能正常使用。
11、如果以上步驟都完成了，打開(kāi)軟件提示找不到證書(shū)，請(qǐng)打開(kāi)環(huán)境變量，用戶變量中CDS_LIC_FILE 變量值是否為 5280@(你的主機(jī)名)，如果沒(méi) CDS_LIC_FILE 變量名，請(qǐng)?zhí)砑右粋€(gè)變量。變量名為 CDS_LIC_FILE 變量值為 5280@(你的主機(jī)名)，如果 CDS_LIC_FILE 變量值含有兩個(gè)或是多個(gè) 5280@xxx，請(qǐng)只保留一個(gè) 5280@(你的主機(jī)名)。
12、別忘了把剛才剪切到別處去的orsimsetup64.dll粘貼回你的安裝路徑X:\Cadence\SPB_17.2\tools\bin目錄下。
到此，破解完成。不必重啟電腦就可運(yùn)行程序了
備注：由于 17.2 的安裝方法和16.6 的安裝方法差不多一樣，部分截圖借用16.6的破解方法
【使用教程】
Cadence基本操作技巧1、修改Pin腳網(wǎng)絡(luò)
set up --user preference Editor
Logic--net logic
Option處選擇網(wǎng)絡(luò)，然后find處選擇Pins，之后點(diǎn)擊要修改網(wǎng)絡(luò)的Pin即可將原來(lái)的網(wǎng)絡(luò)修改為所選擇的網(wǎng)絡(luò)。
2、在使用測(cè)量工具的時(shí)候，在Find處選擇對(duì)象就一定會(huì)吸附到該對(duì)象中心，否則就可以選擇任意位置。
3、交換兩個(gè)器件的位置
Place--Swap--Components
4、走線的模式
在走線狀態(tài)下，option狀態(tài)欄下的bubble選項(xiàng)：
off--走線的時(shí)候基本使用這種模式。
hug only 推擠走線的時(shí)候只是hug不會(huì)移動(dòng)走線。
shove preferred推擠走線的時(shí)候會(huì)移動(dòng)已經(jīng)走好的線和過(guò)孔，不推薦這種模式。
5、改變飛線布線模式
有jogged和straight模式。
Jogged：當(dāng)飛仙呈水平或者垂直時(shí)自動(dòng)顯示有拐角的線段。
Straight：最短的直線段。
（因?yàn)橹坝玫腁D所以一直習(xí)慣直線段的飛線模式，但是后來(lái)習(xí)慣之后還是覺(jué)得jogged的模式更合理。）
6、內(nèi)電層敷銅
疊層設(shè)置好之后，該層是沒(méi)有銅皮的，需要自己敷。（AD是設(shè)置完疊層就有了）
先畫(huà)一塊在route keepin層的銅皮，這相當(dāng)于設(shè)置了可以布線的區(qū)域，之后畫(huà)的銅皮都會(huì)在這個(gè)框里面，當(dāng)然走線也不能超出這個(gè)框。
具體流程：
a、只打開(kāi)board outline層
b、shape --compose shape，options和find處設(shè)置如下圖設(shè)置完之后直接畫(huà)一個(gè)大于outline層的框即可。
Find處只需要選擇line，不需要選擇其他。
有時(shí)候你框選了但是route keepin的shape沒(méi)有出來(lái)。是因?yàn)槟愕膐utline處于fix狀態(tài)，解鎖之后就可以了。
c、選擇外框，右鍵選擇expand/contract，需要縮進(jìn)20mil。
d、之后設(shè)置層數(shù)和網(wǎng)絡(luò)直接鋪一整塊銅皮即可。銅皮基本選擇dynamic模式。
7、繞T型等長(zhǎng)
A、打開(kāi)CM進(jìn)行如下設(shè)置
選擇F1_DQS，右鍵creat-pin pair，則出現(xiàn)右邊的選項(xiàng)框。First pin可以理解為源端，second可以理解為負(fù)載端，在T形網(wǎng)絡(luò)中， 一個(gè)源端最多可以對(duì)應(yīng)四個(gè)負(fù)載端，等長(zhǎng)即從源端到每個(gè)負(fù)載端的長(zhǎng)度一樣。
設(shè)置好pin pair之后按ok會(huì)出現(xiàn)這個(gè)警告，意思是設(shè)置完pin pair之后必須馬上設(shè)置規(guī)則，否則過(guò)一段時(shí)間，設(shè)置的pin pair會(huì)消失，得重新設(shè)置。
B、將F0的DQS、DQSN、DQ0~7、RE、REN選擇好pin pair之后，就可以設(shè)置match group。
需要將每個(gè)pin pair選中之后再右鍵creat-match group。如下圖。（不要直接點(diǎn)網(wǎng)絡(luò)創(chuàng)建match group，一定要點(diǎn)pin pair）
C、match group設(shè)置好之后，設(shè)置等長(zhǎng)基準(zhǔn)，這邊以DQS為基準(zhǔn)（選擇其中一個(gè)即可），右鍵set as target。然后在其他單元格設(shè)置允許誤差的范圍。然后后面紅色的數(shù)據(jù)表示超出范圍，綠色的數(shù)據(jù)表示在范圍內(nèi)。
打開(kāi)檢查模式。Setup--constraint--modes
這個(gè)一定要打開(kāi)，不然規(guī)則里面relative delay出不來(lái)，即如下圖所示3列是沒(méi)法顯示的。
D、之后就手動(dòng)繞等長(zhǎng)。
1)
這個(gè)是走蛇形線。Options如下設(shè)置。（差分最好走5W線寬）2)狀態(tài)條沒(méi)有顯示了（摘錄自網(wǎng)上）
F 、T型第一根引出的線可以走的比較長(zhǎng)，但是延展到其他四個(gè)端點(diǎn)的線最好能走直線不要繞。雖然延伸出去的線是高阻狀態(tài)， 但是它會(huì)有反射，先越長(zhǎng)反射越大，所以盡量走短線。。
net schedule，點(diǎn)擊這個(gè)，點(diǎn)擊想要查看的網(wǎng)絡(luò)，可以查看從s端到d端的飛線。順序是先讓T區(qū)兩端的線保持一樣長(zhǎng)，總長(zhǎng)誤差5mil以內(nèi)的，比如DQS和DQSN這兩根線，兩端線的誤差就要在1mil以內(nèi)?？傞L(zhǎng)誤差在100mil以內(nèi)的，兩端線的誤差可以適當(dāng)長(zhǎng)一點(diǎn)。
可以點(diǎn)擊
，然后選擇想要查看的對(duì)象，查看線長(zhǎng)信息。繞的之后掌握的技巧：
先看一下這一個(gè)match group里面的線差距怎么樣，然后找一個(gè)適當(dāng)?shù)拈L(zhǎng)度，將基準(zhǔn)線調(diào)成這個(gè)長(zhǎng)度，然后先將誤差比較小的線完成，之后繞誤差相對(duì)可以大一點(diǎn)的。（一開(kāi)始先調(diào)了基準(zhǔn)線導(dǎo)致后面有些線無(wú)法縮小，之后得將所有線整體饒長(zhǎng)）
G、饒等長(zhǎng)比較方便的命令。
Route--timing vision
這個(gè)功能直接讓比基準(zhǔn)長(zhǎng)的一種顏色，比基準(zhǔn)短的一種顏色，繞好的顯示一種顏色，直接繞就好了，不用去看規(guī)則管理器。
Route--auto-interactive delay tune
選擇命令，然后框選想要等長(zhǎng)的線就好了。
H、最近畫(huà)好的板子在仿真的時(shí)候知道，等長(zhǎng)不是根據(jù)基準(zhǔn)DQS繞的，是需要組內(nèi)所有長(zhǎng)度誤差都在30ps以內(nèi)，所以一開(kāi)始可以根據(jù)上述步驟調(diào)試，之后再根據(jù)仿真結(jié)果調(diào)試。30ps約等于200mil（經(jīng)驗(yàn)值），以這個(gè)值調(diào)整出來(lái)的不會(huì)差很多。
8、關(guān)于規(guī)則的有關(guān)設(shè)置
set up--Constraints--modes
這幾個(gè)參數(shù)都需要設(shè)置，具體看公司要求。
sapcing mode都需要打開(kāi)，假如有些可以忽略的再waive掉。
相同網(wǎng)絡(luò)的靠太近也會(huì)報(bào)錯(cuò)，這個(gè)也需要都打開(kāi)。
9、導(dǎo)出設(shè)置
1）導(dǎo)出選項(xiàng)
?File→Export→Sub-Drawing
在Find 窗口中選擇需要導(dǎo)出的選項(xiàng)，可以是option里面的任何東西，比如Line/shape/cline。
2）在命令窗口輸入x 0 0? （導(dǎo)出文件的參考基準(zhǔn)坐標(biāo)，Compelet完直接按X就可以不用去選下面的窗口，如果X被快捷鍵占用則使用pick）
輸完坐標(biāo)后，按回車，彈出保存CLP文件的窗口，將CLP文件命名保存。
3）導(dǎo)入選項(xiàng)
將CLP文件放到需要導(dǎo)入的文件的當(dāng)前目錄下
File→import→Sub-drawing選中需要導(dǎo)入的CLP文件
輸入基準(zhǔn)坐標(biāo)（想導(dǎo)入到哪個(gè)坐標(biāo)，就輸入什么坐標(biāo)，基本為??? x 0 0）
回車完成導(dǎo)入。
PS：要在兩個(gè)PCB中相互導(dǎo)入Line/shape/cline需要兩個(gè)文件的疊層層數(shù)和各層的名字一致，一般的操作，會(huì)將導(dǎo)出的文件的疊層改成和要導(dǎo)入的文件一致，如果要導(dǎo)入via，還需要在要導(dǎo)入的PCB的中也有這個(gè)via的路徑
10、銅皮不能自動(dòng)更新
銅皮屬性是dynamic copper，但是修改的過(guò)程中他不會(huì)自動(dòng)更新?？梢赃x擇shape--global dynamic shape parameters（這邊改動(dòng)之后所有銅皮都會(huì)修改為相應(yīng)的設(shè)置）
將dynamic fill設(shè)置為smooth即可。
11、修改Shape屬性的outline
首先關(guān)閉其他東西，直留一個(gè)outline。
然后shape--decompose shape，在option那邊選擇board geometry --outline。
最后框選住整個(gè)outline就會(huì)變成board geometry屬性的outline了。
12、銅皮顯示修改
調(diào)高之后就可以正常顯示，上圖我總覺(jué)得和靜態(tài)銅皮一樣。
13、畫(huà)弧形線
Route--unsupported prototypes--auto-interactive convert corner
然后點(diǎn)擊需要變弧形的線就可以變成一條弧形線。
14、工程性問(wèn)題
PCB完成后需要檢查一下NPTH（非金屬化孔）是不是有金屬連接，有金屬連接都需要改成PTH（金屬化孔）。另外，NPTH也需要加上solder mask，假如不加板廠默認(rèn)是塞孔。
在建通孔pad或者Via時(shí)也把公差加上，都按+/-4mil就可以了，安裝孔和插接孔，只能大不能少，避免因?yàn)楣钤驘o(wú)法安裝。（在出NC drill那邊修改）
調(diào)整字符時(shí)需要打開(kāi)對(duì)應(yīng)層的Solder mask和焊盤，寧愿刪除也不要壓到Solder mask上，所有的封裝制作時(shí)都需要對(duì)應(yīng)的Assembly層絲印，以免刪除Silkscreen后沒(méi)有備用。
15、snap pick to
這是一個(gè)很好用的操作，先選擇一個(gè)命令，比如移動(dòng)或者復(fù)制，然后鼠標(biāo)移動(dòng)到想到操作的目標(biāo)附近，右鍵選擇snap pick to。? （segment vertext為線段頂端，比較常用）之后目標(biāo)會(huì)吸附在光標(biāo)上，將目標(biāo)移動(dòng)到相應(yīng)位置，再右鍵選擇snap pick to，至此操作完成。
在shape edit boundary時(shí)也很有用，因?yàn)榧偃玢~皮的端點(diǎn)不在格點(diǎn)上的話是選中不了的，這個(gè)時(shí)候就可以選擇snap pick to--segment vertsxt，這樣就可以很容易的選中銅皮的端點(diǎn)。
16、更換via的網(wǎng)絡(luò)
需要使用EDA365 skill
3、route tools--change via’s net
出現(xiàn)以下對(duì)話框，點(diǎn)擊pick
然后點(diǎn)擊相應(yīng)網(wǎng)絡(luò)，done。
再選擇select，點(diǎn)擊相應(yīng)過(guò)孔，done
17、Waive DRC
Waive DRC之后還會(huì)顯示是因?yàn)閣aive掉的DRC是在show的狀態(tài)下。
選擇display--waive DRCs--blank即可關(guān)閉。當(dāng)然選擇show可以開(kāi)啟，在最后檢查的時(shí)候可以選擇show再檢查一遍waive掉的DRC是否沒(méi)有影響。
18、銅皮過(guò)BGA
敷銅過(guò)bga的時(shí)候會(huì)遇到以下問(wèn)題
這樣的銅皮比較參考性就不是很好了?？梢栽O(shè)置以下參數(shù)，shape select--選中銅皮右鍵--parameters即可出現(xiàn)以下對(duì)話框。
將紅圈標(biāo)注位置設(shè)置為3.5即可變成下圖所示
這樣銅皮就相對(duì)比較完整。
需要說(shuō)明一下這邊的參數(shù)是在規(guī)則管理器設(shè)置的參數(shù)上面再額外加的。
比如假如在規(guī)則里面設(shè)置shape to via的間距為4mil，然后又在parameters 這邊設(shè)置via的間距為4mil，那么實(shí)際上shape to via的間距會(huì)變?yōu)?mil。
19、update to smooth
有的時(shí)候不能update to smooth，因?yàn)橹挥幸粋€(gè)外框但是沒(méi)有填充的shape是刪除不了的。這個(gè)時(shí)候可以關(guān)閉所有圖層然后打開(kāi)bound。
點(diǎn)擊out of data shape前面那個(gè)小框，會(huì)出現(xiàn)對(duì)應(yīng)沒(méi)刪除銅皮的坐標(biāo)，點(diǎn)擊坐標(biāo)即可跳轉(zhuǎn)到相應(yīng)的銅皮，刪除即可。
20、復(fù)用布局和走線
選擇placement edit模式
選擇除group之外其他的選項(xiàng)，框選需要復(fù)用的布局，右鍵（需要選中元器件右鍵）place replicate create，在空白處右鍵done，會(huì)自動(dòng)跳出需要保存的文件，命名后保存即可。
然后選擇還未布局的元器件（劃重點(diǎn)！必須是一模一樣，有一點(diǎn)不一樣都會(huì)導(dǎo)致復(fù)用布局出錯(cuò)），右鍵（需要選中元器件右鍵，其他位置右鍵不會(huì)出來(lái)相應(yīng)選項(xiàng)）place replicate apply，選擇剛才保存的文件即可。
復(fù)用一遍之后有改動(dòng)需要再次復(fù)用時(shí)，需要先在placement edit 模式下選擇group，然后右鍵disband group。然后再按之前的步驟即可復(fù)用。
這個(gè)技巧操作過(guò)程中可能會(huì)出挺多錯(cuò)，有時(shí)候也會(huì)有元器件對(duì)不上的情況，但是你多試幾遍熟悉了之后就會(huì)覺(jué)得挺方便的。
21、調(diào)整差分線
調(diào)整差分線的時(shí)候，即用連線命令在差分線拐角位置開(kāi)始走線，外圍的那根線會(huì)有走不出來(lái)的情況。這是因?yàn)楣战峭鈬哪莻€(gè)點(diǎn)內(nèi)圍沒(méi)有與他平行的點(diǎn)，但是內(nèi)圍的線在外圍有對(duì)應(yīng)的平行點(diǎn)，所以內(nèi)圍那根線可以走出線。
22、移動(dòng)命令的option選項(xiàng)
Ripup etch（rip up:撕毀、取消）：移動(dòng)元器件的時(shí)候會(huì)有飛線，并且移動(dòng)之后，元器件上面原本的走線會(huì)消失。
Slide etch(slide:滑動(dòng))：移動(dòng)元器件的時(shí)候沒(méi)有飛線，移動(dòng)的時(shí)候，元器件上面的走線會(huì)一直相連，并且走線是以45°的形式變化。
Stretch ecth(stretch:延展)：移動(dòng)元器件的時(shí)候沒(méi)有飛線，移動(dòng)的時(shí)候，元器件上面的走線會(huì)一直相連，但是走線是以無(wú)角度約束的變化。
假如上面三個(gè)都不選的話，移動(dòng)的時(shí)候會(huì)有飛線，而且線不會(huì)有變動(dòng)。
rotaion那邊有三個(gè)選項(xiàng)，分別是type，angle和point。
type里面有兩個(gè)選項(xiàng)，absolute是絕對(duì)的意思只能旋轉(zhuǎn)一次，incremental是持續(xù)的意思能夠不停的旋轉(zhuǎn)。
angle是角度，但是設(shè)置45°的時(shí)候，只能是右鍵旋轉(zhuǎn)才能使用，貌似用快捷鍵只能旋轉(zhuǎn)90°(因?yàn)榭旖萱I設(shè)置的時(shí)候是旋轉(zhuǎn)90°）。
point那邊是在旋轉(zhuǎn)的時(shí)候以什么為基點(diǎn)，想要選中的所有元器件一起旋轉(zhuǎn)并且不改變布局，是用user pick。
在此說(shuō)明以下技能均是EDA365網(wǎng)站所學(xué)習(xí)到的。
23、靜態(tài)銅實(shí)心顯示（但還是網(wǎng)格顯示看著舒服，并且與動(dòng)態(tài)銅有一個(gè)區(qū)分）
24、銅皮設(shè)置
假如設(shè)置in-line的話，隔得近的孔之間的銅皮會(huì)沒(méi)掉，比如下圖這樣：
25、靜態(tài)銅的手動(dòng)避讓
選擇一個(gè)畫(huà)manual void的方式，就可以畫(huà)一個(gè)框?qū)⑿枰荛_(kāi)的過(guò)控或者焊盤避讓開(kāi)。
因?yàn)閯?dòng)態(tài)銅避讓之后內(nèi)部會(huì)很不平整，所以用這個(gè)方法還是很不錯(cuò)的。
26、修改銅皮拐角為圓弧
關(guān)于16.6版本是稍微有些修改
是選擇nanlog/rf
但是我執(zhí)行之后只能變成這樣
27、allegro保存時(shí)，如果名字相同，不會(huì)提示覆蓋文件
28、調(diào)整線間距
布線過(guò)程中可以控制，框選中一組線后，用右鍵菜單中的route spacing功能設(shè)置好間距就可以均勻布線了。
29、allegro導(dǎo)入dxf（這個(gè)是自己總結(jié)的）
File—import—dxf
假如沒(méi)有勾選incremental addition，dxf導(dǎo)進(jìn)去之后之前的內(nèi)容都會(huì)消失。然后點(diǎn)擊edit/view layers
按照上述步驟，創(chuàng)建一個(gè)新的subclass，創(chuàng)建好之后map一下，點(diǎn)擊ok，返回之前的對(duì)話框，就完成了dxf的導(dǎo)入。
之后可以在color dialog打開(kāi)看一下導(dǎo)入的是否正確。
之后還需要將dxf中的外框部分轉(zhuǎn)化為outline
之后就是將outline選中，因?yàn)榫€是一段一段的，所以需要單擊點(diǎn)過(guò)去將它們連起來(lái)。如圖中藍(lán)色部分。
精品軟件
用戶評(píng)論
（您的評(píng)論需要經(jīng)過(guò)審核才能顯示）
共0人參與,0條評(píng)論